Программирование ПЛИС Xilinx на языке Verilog
Слушатели научатся проектировать сложнофункциональные блоки цифровой электроники при помощи языка описания аппаратуры Verilog, моделировать их работу в САПР Xilinx Vivado и реализовывать их на ПЛИС
Содержание курса
Слушатель получает навыки по проектированию цифровых схем на языке Verilog и их реализация на отладочной плате Zedboard, содержащей ПЛИС семейства Zynq-700.
Модули:
1. Основы языка Verilog;
2. Проектирование цифровых схем;
3. Моделирование в САПР Vivado;
4. Реализация схем на ПЛИС.
Занятия проводит ст. преподаватель кафедры ТКС Солодков А.В. Руководитель программы — к.т.н., доцент, доцент кафедры ТКС Волков А.С.
Выдаваемый документ
Удостоверение о повышении квалификации
Форма обучения
- Очно-заочная