

Федеральное государственное автономное образовательное учреждение  
высшего образования  
«Национальный исследовательский университет  
«Московский институт электронной техники»



УТВЕРЖАЮ  
Проректор по УР МИЭТ

И.Г. Игнатова

20 г.

## **ПРОГРАММА ПОВЫШЕНИЯ КВАЛИФИКАЦИИ**

**«Основы разработки нанoeлектронных систем на кристалле с использованием системы автоматизированного проектирования интегральных схем Cadence»**

Москва  
2020г.

## 1. Цель реализации программы

Целью данной программы является повышение профессиональной квалификации руководителей, сотрудников, инженеров и операторов дизайн-центров создания электроники в области проектирования приборов и систем интегральной наноэлектроники с использованием современных методик проектирования и практическое освоение САПР в области сквозного проектирования цифровых и аналоговых интегральных схем для современных электронных систем интегрального исполнения с нанометровыми топологическими нормами.

## 2. Требования к результатам обучения

### Планируемые результаты обучения

В результате освоения программы «Основы разработки наноэлектронных систем на кристалле с использованием системы автоматизированного проектирования интегральных схем Cadence» обучающийся должен:

Знать: маршрут проектирования интегральных схем, состав программных средств проектирования и их возможности, основы автоматизированного проектирования наноэлектронной компонентной базы современными средствами САПР, особенности проектирования наноэлектронной компонентной базы по сравнению с проектированием микроэлектронной компонентной базы.

Уметь: пользоваться основными средствами современных САПР для проектирования наноэлектронной компонентной базы, определять принадлежность задачи проектирования этапам маршрута проектирования,

Иметь практический опыт: разработки наноэлектронных устройств с использованием современных средств САПР, использования методик автоматизированного проектирования и смешанного моделирования ИС на основных этапах разработки.

### 3. Содержание программы

**Учебный план**  
программы повышения квалификации

**«Основы разработки наноэлектронных систем на кристалле с использованием системы автоматизированного проектирования интегральных схем Cadence»**

Категория слушателей – руководители, сотрудники и операторы дизайн-центров проектирования электроники.

Срок обучения – 72 час.

Форма обучения – очная

№ п/п	Наименование модулей	Всего, час	В том числе			Образовательные технологии, в том числе ЭО и (или) ДОТ
			Аудиторных		Самостоятельная работа	
			Лекции	Практ.и лабор. занятия		
1	Основы разработки схемотехнического представления наноэлектронных систем на кристалле в САПР Cadence.	22	4	18	-	-
2	Основы разработки топологического представления наноэлектронных систем на кристалле в САПР Cadence.	22	4	18	-	-
3	Основы разработки функционально-логического представления систем на кристалле в САПР Cadence.	22	4	18	-	-
4	Итоговая аттестация: зачет	6	-	6	-	-
	Всего	72	12	60	-	-

**Учебно-тематический план**  
 программы повышения квалификации  
**«Основы разработки нанoeлектронных систем на кристалле с использованием системы автоматизированного проектирования интегральных схем Cadence»**

№ п/п	Наименование модулей	Все го, час	В том числе			ОТ, в том числе ЭО и (или) ДОТ
			Аудиторных		Самос. работа	
			Лек ции	Практ. и лаб. занятия		
1	<b>Основы разработки схемотехнического представления нанoeлектронных систем на кристалле в САПР Cadence.</b>	22	4	18	-	-
1.1	Введение в ОС Linux. Основные команды интерпретатора Bash. Платформа аналогового проектирования Cadence Virtuoso. Понятие о PDK. Графический пользовательский интерфейс редактора схем. Представления элементов.	5	1	4	-	-
1.2	Начальные установки проекта. Базовые библиотеки и библиотеки проекта. Создание проекта. Основные виды анализа. Параметрический анализ.	5	1	4	-	-
1.3	Описание МОП-транзистора. Основные параметры МОП-транзистора. Статические и динамические характеристики цифрового элемента в КМОП-базисе.	9	1	8	-	-
1.4	Итоговые контрольные мероприятия	3	1	2	-	-
2	<b>Основы разработки топологического представления нанoeлектронных систем на кристалле в САПР Cadence.</b>	22	4	18	-	-
2.1	Маршрут топологического проектирования. Графический пользовательский интерфейс топологического редактора современной САПР. Способы ввода и редактирования топологического представления элементов систем на кристалле.	5	1	4	-	-
2.2	Основные приемы топологического проектирования. Иерархия проекта. Связь между схемой и топологией.	5	1	4	-	-

№ п/п	Наименование модулей	Все го, час	В том числе			ОТ, в том числе ЭО и (или) ДОТ
			Аудиторных		Самос. работа	
			Лек ции	Практ. и лаб. занятия		
2.3	Специализированные пакеты программ для верификации топологии элементов систем на кристалле. Проверки DRC и LVS. Экстракция паразитных элементов топологии.	9	1	8	-	-
2.4	Итоговые контрольные мероприятия	3	1	2	-	-
3	<b>Основы разработки функционально-логического представления систем на кристалле в САПР Cadence.</b>	22	4	18	-	-
3.1	Проектирование и моделирование цифровых библиотечных элементов. Характеризация.	5	1	4	-	-
3.2	Основы языка описания аппаратуры Verilog. Структура файла описания элемента и файла тестовых воздействий на элемент.	5	1	4	-	-
3.3	Маршрут проектирования цифровых интегральных схем на основе библиотечных элементов. Синтез логических схем.	9	1	8	-	-
3.4	Итоговые контрольные мероприятия	3	1	2	-	-
4	Итоговая аттестация (зачет)	6	-	6	-	-

Программа повышения квалификации

**«Основы разработки наноэлектронных систем на кристалле с использованием системы автоматизированного проектирования интегральных схем Cadence»**

**Модуль 1.** Основы разработки схемотехнического представления наноэлектронных систем на кристалле в САПР. ( 22 час.)

**1.1 Введение в ОС Linux. Основные команды интерпретатора Bash. Платформа аналогового проектирования Cadence Virtuoso. Понятие о PDK. Графический пользовательский интерфейс редактора схем. Представления элементов. (5 час)**

Вопросы, раскрывающие содержание темы: Unix-подобные операционные системы как база современных мощных САПР. Командный интерпретатор Bash. Основы работы в платформе аналогового проектирования Cadence Virtuoso. Представления schematic, layout, symbol. Иерархия проекта. PDK (Process Design Kit) и его интегрирование в САПР. Схемный редактор современной САПР. Переменные окружения проекта. Навигация по проекту и контроль условий проектирования. Одиночное и групповое редактирование параметров компонентов. Иерархия проекта. Макромодели. Функциональное назначение элементов системы на кристалле.

**1.2 Начальные установки проекта. Базовые библиотеки и библиотеки проекта. Создание проекта. Основные виды анализа. Параметрический анализ. (5 часов).** Вопросы, раскрывающие содержание темы: Описание основных библиотек необходимых для проектирования ИС. Создание проекта и подключение библиотек. Схемный редактор Virtuoso Schematic Editor и его основные возможности. «Горячие» клавиши. Одиночное и групповое редактирование параметров компонентов. Настройка анализа, переменных, вывода результатов моделирования. Настройка моделей основных элементов, параметры typical, fast, slow.

**1.3 Описание МОП-транзистора. Основные параметры МОП-транзистора. Статические и динамические характеристики цифрового элемента в КМОП-базисе. (9 часов)**

Вопросы, раскрывающие содержание темы: Малосигнальные эквивалентные схемы полевого транзистора, схемы включения с общим истоком, общим стоком и общим затвором. Методы расчета цифрового элемента: анализ по постоянному току, временной анализ. Обработка результатов моделирования с помощью встроенного инструмента Calculator

**1.4 Итоговые контрольные мероприятия (3 часа)**

Вопросы, раскрывающие содержание темы: Схемотехническое проектирование цифрового блока (постановка задачи)

**Перечень лабораторных работ**

Номер блока	Наименование лабораторной работы
1.1	Исследование интерпретатора Bash и платформы Cadence Virtuoso. Создание директории проекта и подключение библиотеки. Разработка символьного представления одноходового и двухходового элемента в графическом редакторе Virtuoso. (4 часа)
1.2	Разработка схемного представления элемента в графическом редакторе Virtuoso. Моделирование статических характеристик цифрового элемента с помощью симулятора Spectre. (4 часа)
1.3	Моделирование динамических характеристик цифрового элемента с помощью симулятора Spectre. Параметрическая оптимизация. Моделирование аналогового элемента. Малосигнальный анализ. (8 часов)
1.4	Схемотехническое проектирование цифрового блока (2 часа)

**Модуль 2.** Основы разработки топологического представления наноэлектронных систем на

кристалле в САПР Cadence. (22 час.)

### **2.1 Маршрут топологического проектирования. Графический пользовательский интерфейс топологического редактора современной САПР. Способы ввода и редактирования топологического представления элементов систем на кристалле. (5 часов)**

Вопросы, раскрывающие содержание темы: Графический пользовательский интерфейс топологического редактора Virtuoso современной САПР. Способы ввода и редактирования топологического представления элементов систем на кристалле. Основные слои. «Горячие» клавиши.

### **2.2 Основные приемы топологического проектирования. Иерархия проекта. Связь между схемой и топологией. (5 часов)**

Вопросы, раскрывающие содержание темы: Стандартные приемы автоматизации топологического проектирования. Маршрут топологического проектирования с использованием средств автоматизации. Основные команды редактора. Иерархия проекта. Связь между схемой и топологией, обеспечиваемая редактором Cadence Virtuoso Layout Suite XL.

### **2.3 Специализированные пакеты программ для верификации топологии элементов систем на кристалле. Проверки DRC и LVS. Экстракция паразитных элементов топологии. (9 часов)**

Вопросы, раскрывающие содержание темы: Основные этапы физической верификации проекта. Специализированные пакеты программ для верификации топологии элементов систем на кристалле. Проверка топологии на соответствие технологическим нормам (DRC-проверка). Проверка топологии на соответствие схемного представления (LVS-проверка). Экстракция паразитных элементов и моделирование с их учётом.

### **2.4 Итоговые контрольные мероприятия (3 часа)**

Вопросы, раскрывающие содержание темы: Топологическое проектирование цифрового блока (постановка задачи)

#### **Перечень лабораторных работ**

Номер блока	Наименование лабораторной работы
2.1	Изучение методики топологического проектирования цифрового блока с иерархией в среде Cadence (4 часа)
2.2	Основные приемы работы в топологическом редакторе Virtuoso XL. (4 часа)
2.3	Изучение методов верификации топологии интегральных схем. (8 часов)
2.4	Топологическое проектирование цифрового блока (2 часа)

**Модуль 3. Основы разработки функционально-логического представления систем на кристалле в САПР Cadence. (22 час.)**

### **3.1 Проектирование и моделирование цифровых библиотечных элементов. Характеризация. (5 часов)**

Вопросы, раскрывающие содержание темы: Понятие библиотечного элемента. Требования, предъявляемые к цифровым элементам. Состав типичной библиотеки стандартных элементов (DDK). Методы параметризации и характеристики элементов библиотеки. Особенности моделирования цифровых блоков.

### **3.2 Основы языка описания аппаратуры Verilog. Структура файла описания элемента и файла тестовых воздействий на элемент (5 часов)**

Вопросы, раскрывающие содержание темы: Особенности использования языков высокого уровня. Язык Verilog. Формат Verilog модуля, особенности синтаксиса языка, операторы, конструкции. Типы данных wire и reg. Особенности описания последовательной и комбинационной логики.

### **3.3 Маршрут проектирования цифровых интегральных схем на основе библиотечных элементов. Синтез логических схем. (9 часов)**

Вопросы, раскрывающие содержание темы: Этапы проектирования цифрового блока. Основы

синтеза логической схемы. Структура скрипта для логического синтеза. Основы синтеза топологии цифрового блока. Специализированные пакеты программ проектирования и моделирования цифровых и смешанных блоков ИС. Полузаказное проектирование. Прототипирование.

#### Блок 3.4. Итоговые контрольные мероприятия (3 часа)

Вопросы, раскрывающие содержание темы: Функционально-логическое проектирование и моделирование цифрового блока системы на кристалле (постановка задачи)

#### Перечень лабораторных работ

Номер блока	Наименование лабораторной работы
3.1	Изучение методик функционально-логического проектирования цифрового блока в среде Cadence. Схемотехническое и топологическое проектирование логических вентилях. Характеризация (4 часа)
3.2	Основные приемы работы в системе функционально-логического моделирования и проектирования NC Verilog (4 часа)
3.3	Логический синтез цифрового блока. Разработка физического прототипа (8 часов)
3.4	Функционально-логическое проектирование и моделирование цифрового блока системы на кристалле (2 часа)

#### 4. Материально-технические условия реализации программы

Программное обеспечение САПР Cadence IC6, персональные компьютеры, сетевой принтер, аудитория с мультимедийным доступом.

<i>Наименование специализированных аудиторий, кабинетов, лабораторий</i>	<i>Вид занятий</i>	<i>Наименование оборудования, программного обеспечения</i>
<i>1</i>	<i>2</i>	<i>3</i>
Компьютерный класс	Лекции	Проектор
Компьютерный класс	Лабораторные работы	САПР Cadence, специализированные библиотеки

#### 5. Учебно-методическое обеспечение программы

1. Титце У. (Tietze U.). Полупроводниковая схемотехника [Текст] = Halbleiter-Schaltungstechnik : [В 2 т.] : Пер. с нем. Т. 2 / У. Титце, К. Шенк. - М. : ДМК Пресс : ДОДЭКА-XXI, 2008. - 944 с.
2. Миндеева А.А. Элементная база аналоговых схем [Текст] : Учеб. пособие / А.А. Миндеева; Министерство образования и науки РФ, Национальный исследовательский университет "МИЭТ". - М. : МИЭТ, 2012. - 184 с.
3. Тимошенко В.П. Элементная база систем связи [Текст] : Учеб. пособие / В.П. Тимошенко, А.А. Миндеева; Министерство образования и науки РФ, Национальный исследовательский университет "МИЭТ". - М. : МИЭТ, 2015. - 224 с.
4. Телекоммуникационные системы на кристалле [Текст] : Учеб. пособие. Ч. 3 : Проектирование радиочастотных КМДП ИМС / В.В. Баринов [и др.]; М-во образования и науки РФ, МГИЭТ(ТУ); Под ред. В.В. Баринова. - М. : МИЭТ, 2010. - 188 с.

5. Волович Г.И. Схемотехника аналоговых и аналого-цифровых электронных устройств [Электронный ресурс] : [Учеб. пособие] / Г.И. Волович. - 3-е изд. - М. : ДОДЭКА-XXI, 2011. - 528 с.
6. Эннс В.И. Проектирование аналоговых КМОП - микросхем [Текст] : Краткий справочник разработчика / В.И. Эннс, Ю.М. Кобзев. - М. : Горячая линия-Телеком, 2005. - 454 с.
7. Миндеева А.А. Интерактивное проектирование ИС интегрированными средствами системы Cadance [Текст] : Учеб. пособие / А.А. Миндеева; М-во образования и науки РФ, Федеральное агентство по образованию, МГИЭТ(ГУ). - М. : МИЭТ, 2008. - 208 с.

## **6. Оценка качества освоения программы**

Допуск к итоговому контрольному мероприятию по модулю осуществляется при выполнении всех запланированных лабораторных работ в модуле и прослушивании не менее 50% лекций. Итоговые контрольные мероприятия по модулям осуществляются в форме ответов на контрольные вопросы и выполнения контрольной лабораторной работы. Списки вопросов по модулям приведены далее.

Контрольные вопросы к модулю №1:

1. Основные команды интерпретатора Bash.
2. Платформа аналогового проектирования Cadence Virtuoso.
3. Понятие о PDK.
4. Графический пользовательский интерфейс редактора схем.
5. Представления элементов.
6. Начальные установки проекта. Базовые библиотеки и библиотеки проекта. Создание проекта.
7. Основные виды анализа. Параметрический анализ.
8. Описание МОП-транзистора. Основные параметры МОП-транзистора.
9. Статические и динамические характеристики цифрового элемента в КМОП-базисе.

Контрольные вопросы к модулю №2:

1. Маршрут топологического проектирования.
2. Графический пользовательский интерфейс топологического редактора современной САПР.
3. Способы ввода и редактирования топологического представления элементов систем на кристалле.
4. Основные приемы топологического проектирования. Иерархия проекта.
5. Связь между схемой и топологией.
6. Специализированные пакеты программ для верификации топологии элементов систем на кристалле.
7. Проверки DRC и LVS.
8. Экстракция паразитных элементов топологии.

Контрольные вопросы к модулю №3:

1. Основы языка описания аппаратуры Verilog.
2. Структура файла описания элемента и файла тестовых воздействий на элемент.
3. Маршрут проектирования цифровых интегральных схем на основе библиотечных элементов.
4. Синтез логических схем.

Критерии оценки лабораторных работ приведены далее. Работа считается сданной, если набрано не менее четырех баллов.

№ п/п	Критерии оценки лабораторной работы	Балл
1	Оформлена краткая теоретическая часть	1
2	Разработано схемное, топологическое или аналогичное описание объекта исследования в программе моделирования	1
3	В программе моделирования проведено моделирование работы исследуемой части схемы	1
4	Оформлен отчет о работе	1
5	Получены ответы на контрольные вопросы к работе	1

Итоговая аттестация по всей ДОП осуществляется в виде зачета в письменной форме по основным разделам программы. Для допуска к зачету по курсу нужно выполнить и защитить все лабораторные работы и ответить на вопросы к контрольным мероприятиям по модулям.

Вопросы на зачет по всему курсу приведены далее.

1. Unix-подобные операционные системы как база современных мощных САПР.
2. Командный интерпретатор Bash.
3. Основы работы в платформе аналогового проектирования Cadence Virtuoso.
6. PDK (Process Design Kit) и его интегрирование в САПР.
7. Схемный редактор современной САПР. Переменные окружения проекта.
8. Навигация по проекту и контроль условий проектирования.
9. Одиночное и групповое редактирование параметров компонентов. Иерархия проекта. 10. Макромодели.
11. Функциональное назначение элементов системы на кристалле.
12. Описание основных библиотек необходимых для проектирования ИС.
13. Создание проекта и подключение библиотек.
14. Схемный редактор Virtuoso Schematic Editor и его основные возможности. «Горячие» клавиши.
15. Одиночное и групповое редактирование параметров компонентов. Настройка анализа, переменных, вывода результатов моделирования.
16. Настройка моделей основных элементов, параметры typical, fast, slow.
17. Малосигнальные эквивалентные схемы полевого транзистора, схемы включения с общим истоком, общим стоком и общим затвором.
18. Методы расчета цифрового элемента: анализ по постоянному току, временной анализ.
19. Обработка результатов моделирования с помощью встроенного инструмента Calculator
20. Стандартные приемы автоматизации топологического проектирования.
21. Маршрут топологического проектирования с использованием средств автоматизации. 22. Основные команды редактора. Иерархия проекта. Связь между схемой и топологией, обеспечиваемая редактором Cadence Virtuoso Layout Suite XL.
23. Основные этапы физической верификации проекта.
24. Специализированные пакеты программ для верификации топологии элементов систем на кристалле.
25. Проверка топологии на соответствие технологическим нормам (DRC-проверка).
26. Проверка топологии на соответствие схемного представления (LVS-проверка).
27. Экстракция паразитных элементов и моделирование с их учётом.
28. Понятие библиотечного элемента. Требования, предъявляемые к цифровым элементам.
29. Состав типичной библиотеки стандартных элементов (DDK).
30. Методы параметризации и характеристики элементов библиотеки.
31. Особенности моделирования цифровых блоков.
32. Особенности использования языков высокого уровня. Язык Verilog. Формат Verilog модуля, особенности синтаксиса языка, операторы, конструкции. Типы данных wire и reg. Особенности описания последовательной и комбинационной логики.

33. Этапы проектирования цифрового блока.
34. Основы синтеза логической схемы. Структура скрипта для логического синтеза.
35. Основы синтеза топологии цифрового блока.
36. Специализированные пакеты программ проектирования и моделирования цифровых и смешанных блоков ИС.
37. Полузаказное проектирование. Прототипирование.

**7. Составители программы**  
**д.т.н., профессор**



**В.В. Лосев**

**Согласовано: Директор ДРОП**



**Н.Ю. Соколова**