

Документ подписан простой электронной подписью

Информация о владельце:

ФИО: Беспалов Владимир Александрович

Должность: Ректор МИЭТ

Дата подписания: 01.09.2023 14:18:21

Уникальный программный ключ:

ef5a4fe6ed0ffdf7f1a49d6ad1b49464dc1bf7354f736d7608f9bee882b0d602

Аннотация рабочей программы дисциплины

«Маршрут проектирования ЦИС. Логическое проектирование»

Направление подготовки 09.04.01 «Информатика и вычислительная техника»

Направленность (профиль) - «Лингвистические средства САПР сверхбольших интегральных схем и систем на кристалле»

Уровень образования - магистратура

Форма обучения - очная

1. Цели и задачи дисциплины

Целью дисциплины является изучение маршрута логического проектирования цифровых схем и систем с использованием САПР.

В задачи дисциплины входит: знакомство с системой логического моделирования Synopsys VCS и графическим интерфейсом пользователя DVE; использование поведенческих конструкций при создании RTL-описания; создание параметризованных иерархических описаний устройства.; изучение принципов описания тестового окружения и генераторов входных сигналов.

2. Место дисциплины в структуре ОП

Дисциплина входит в часть, формируемую участниками образовательных отношений Блока 1 «Дисциплины (модули)» образовательной программы.

Входные требования к дисциплине.

Изучение дисциплины базируется на компетенциях ранее изучаемых дисциплин: «Физика полупроводников и полупроводниковых приборов», «Интегральная схемотехника», «Высокоуровневые языки проектирования и верификации».

В результате освоения дисциплины студент должен:

Знать характеристики программных продуктов для логического проектирования СБИС и СнК

Уметь использовать программные решения с учетом особенностей уровней представления проекта.

Иметь опыт анализа и тестирования цифровых схем и систем с использованием автоматизированных средств.

3. Краткое содержание дисциплины

Дисциплина включает два модуля:

1. Разработка RTL-описания: Синтаксис языка Verilog; Принципы создания синтезопригодного описания.

2. Функциональная верификация: Основы теории тестирования логических устройств; Верификация устройства в процессе разработки; Методы и средства автоматизированной верификации.

Разработчик:

Доцент кафедры ПКИМС, к.т.н., доцент  /А.В. Коршунов/