Процессорное ядро MRV-1A с набором команд RISC-V

Процессорное ядро с открытой архитектурой RISC-V. Поддерживает выполнение арифметических и логических операций с целочисленными операндами, 16- и 32-битные инструкции и 32/16/8-битные операнды.

характеристики

набор команд RV32IMC
гарвардская архитектура (независимые интерфейсы памяти данных и инструкций)
системная шина AXI4 или AHB
поддержка режима Machine mode
поддержка встроенной TCM памяти конфигурированного объёма
конфигурируемый конвейер процессора, от 2 до 5 стадий
встроенный контроллер прерываний, поддерживающий 16 линий прерывания
встроенные счетчики измерения производительности и 64-битный таймер
опциональный отладочный модуль с интерфейсом JTAG

область применения

Для работы в составе систем на кристалле микроконтроллера

степень готовности

УГТ – 5 (апробация в кремнии пройдена в 2024 году)

Партнёры

YADRO

Перейти на сайт

Компания, объединяющая направления разработки и производства вычислительных платформ, систем обработки и хранения данных, телекоммуникационного и сетевого оборудования, персональных и «умных» устройств, микропроцессорных ядер и fabless-разработку микропроцессоров.

дополнительная информация

Направления сотрудничества: выполнение НИОКР по схожим тематикам

Процессорное ядро MRV-1A с набором команд RISC-V

Полезные ссылки